Google en AMD werken samen aan hybride TPU-chips op schaal

Stel je een toekomstig Google-datacenter voor waar op maat gemaakte AI-versnellers naast hoogpresterende AMD-cores staan. Vreemd? Misschien. Strategisch? Absoluut.

Marktgeruchten die in een SemiAnalysis-notitie opdoken geven aan dat Google mogelijk met AMD samenwerkt aan een van de modellen in zijn tiende generatie TPU-familie. Als dat klopt, zou dit de eerste grote stap van AMD zijn in een op maat gemaakt AI-ASIC-project op deze schaal. Het idee is niet om het volledige TPU-blauwdruk aan een chipfabrikant over te dragen; het is om AMDs IP en verpakkingskennis in een hybride architectuur te verwerken die een nieuwe klasse van workloads aankan.

Dit zou de eerste grote samenwerking van AMD met Google op het gebied van maatwerk AI-chips markeren.

Waarom AMD nu inschakelen? Het antwoord ligt in hoe AI zich ontwikkelt. Moderne modellen vragen steeds vaker om meer dan pure matrixberekeningen. Ze hebben veelzijdige general-purpose verwerking nodig naast versnellers, denk aan reinforcement-learningloops, orkestratie op besturingssysteemniveau en complexe redeneertaken die niet volledig naar tensor-engines kunnen worden afgevoerd. Het integreren van AMD-CPU-cores direct op het TPU-pakket zou Google de flexibiliteit geven om die gemengde workloads met lagere latentie en nauwere integratie uit te voeren.

De sterke punten van AMD zijn duidelijk: geavanceerde verpakkings­technologieën zoals SoIC, een diep patentportfolio en volwassen CPU-architecturen. Die troeven zijn belangrijk wanneer je dies stapelt, hoge bandbreedteverbindingen routeert en probeert elke druppel prestatie en energie-efficiëntie uit één pakket te persen. Google ontwerpt al een groot deel van zijn acceleratorarchitectuur en werkte historisch samen met Broadcom voor eerdere TPU-generaties. Deze keer lijkt het echter op een huwelijk tussen op maat gemaakte versnellers en een zwaargewicht CPU-leverancier.

Verwacht niet dat AMD wordt omgevormd tot de hoofdarchitect voor TPU-inferentie of trainingsvarianten. De verstandige gok is dat Google programmeerbare logische blokken, op maat gemaakte interconnects en verpakkingsknowhow nodig heeft die een grote CPU-leverancier kan leveren, zaken die verder gaan dan puur acceleratorontwerp. In de praktijk betekent dat hybride chips waarin gespecialiseerde tensor-engines naast general-purpose cores bestaan die controle, planning en de rommelige onderdelen van echte AI-workloads afhandelen.

Er zijn precedenten in de serverontwikkeling van Google. Recente TPU 8i-uitrols koppelen versnellers aan Googles eigen Axion-processor, terwijl oudere opstellingen vertrouwden op Intel Xeon-CPU's die over meerdere versnellers werden gedeeld. De trend over generaties heen is meer lokale verwerkingskracht per versneller geworden, een aanwijzing waarom het integreren van AMD-cores aantrekkelijk kan zijn.

Voor cloudklanten zijn de implicaties praktisch: minder cross-chip hops, betere doorvoer voor reinforcement-learningpijplijnen en mogelijk nieuwe inzetpatronen voor latentiegevoelige diensten. Voor AMD is het een kans om verpakkings- en heterogene-integratievaardigheden te tonen in een domein dat lange tijd werd gedomineerd door teams voor op maat gemaakte ASIC's.

In elk geval zou dit partnerschap, als het wordt afgerond, een verschuiving benadrukken in hoe hyperscalers naar custom silicon denken: niet alleen snellere matrixberekeningen, maar hechtere ecosystemen van diverse compute-elementen die samenwerken. Houd deze ruimte in de gaten; het volgende decennium van cloud-AI zou minder op één enkele motor kunnen lijken en meer op een orkest dat zich stemt.