Aluminiummonolaag opent weg naar sub-1nm-transistors

Stel je een kanaallaag voor die zo dun is dat hij wordt gemeten in fracties van een enkele nanometer. Kleine veranderingen op dat schaalniveau bepalen of de transistor soepel werkt of hapert. TSMC, in samenwerking met de Taiwanese NYCU, ging niet op zoek naar exotische nieuwe materialen. Ze herschikten in plaats daarvan de oppervlaktechemie van de transistor.

Waarom een wafer-dunne aluminiumslaag de regels verandert

Moderne chips bevatten miljarden transistoren met 3D-ontwerpen zoals FinFETs en gate-all-around FETs. Die architecturen vergroten het poortcontactoppervlak doordat de gate zich om een verhoogd kanaal wikkelt. De methode werkt goed totdat het kanaal extreem dun wordt. Naarmate kanalen krimpen tot ongeveer 3 tot 5 nanometer, verzwakt de poortcontrole. Onder ongeveer 3 nanometer beginnen elektronen op manieren met poortmaterialen te interageren die de weerstand verhogen en lekstroom doen toenemen.

Daarom zien éénlaagse, tweedimensionale halfgeleiders zoals molybdeen-disulfide (MoS2) er aantrekkelijk uit. Met een dikte van ongeveer 0,7 nanometer belooft een MoS2-kanaal veel betere elektrostatische controle en lagere lekstroom, waardoor fabrikanten kunnen mikken op sub-1nm poortstapels en ultrakorte kanaallengtes. Maar ultradun betekent ook extreem kwetsbaar. Probeer een poortdielektricum op de oude manier te deponeren en je krijgt een ruwe, onvolledige laag die de prestaties ondermijnt.

TSMC en NYCU keerden het probleem om. In plaats van een gloednieuw dielektricum te bedenken of agressieve depositiechemie op MoS2 toe te passen, bewerkten ze eerst de oppervlaktestructuur van het kanaal. Het team deponeerde een epitaxiale aluminiummonolaag op MoS2 en liet die oxidiseren tot een uniforme aluminiumoxide van slechts 0,42 nanometer dik. Bovenop die microscopisch dunne buffer plaatsten ze een high-k hafniumoxide-dielektricum.

Het resultaat: een opmerkelijk gladde poortinterface die lekstroom temt en de controle over de elektronenstroom verscherpt. In tests leverde de oppervlakte-geoptimaliseerde stapel poortcontrole en een lagere weerstand vergelijkbaar met een ongeveer 1 nanometer dik dielektricum, maar met de kanaalvoordelen van MoS2.

Er zijn duidelijke voordelen maar ook praktische vragen. Productie op schaal vereist nog steeds herhaalbare, schone epitaxie en integratie in back-endprocessen. Toch omzeilt deze aanpak veel materiaalkompromissen waar chipfabrikanten mee worstelen en biedt het een pragmatische weg naar dichtere, snellere logische schakelingen.

Deze oppervlakte-engineeringstap zou de praktische brug kunnen zijn naar massaproductie van sub-1nm-transistors en een nieuw hoofdstuk in de voortgang van het schalen van halfgeleiders.